Verilog没有葵花宝典——day13（存储器）
题目
- 存储名词解释
- 用verilog实现一个深度为16，位宽8bit的单端口SRAM。搭建一个仿真环境，完成初始化，读取，写入的操作。
- 接第2题，如果同时对一个地址进行读和写操作，会怎样?实际中应该如何处理?
- 使用单端口SRAM构造一个双端口同步FIFO。
Verilog没有葵花宝典——day8（计数器）
题目
- 用verilog实现一个4bit二进制计数器。
a) 异步复位
b) 同步复位
input clk, rst_n;
output [3:0] o_cnt;- 用verilog实现4bit约翰逊(Johnson)计数器。
- 用verilog实现4bit环形计数器：复位有效时输出0001，复位释放后依次输出0010，0100，1000，0001，0010...
- 比较一下以上三种计数器的特点。
- 记录1,2,3题目使用的工具，操作步骤，以及出现的错误和提示信息。
Verilog没有葵花宝典——day6（边沿检测）
题目
- 复习verilog语法【选做题】
- reg和wire的区别
- 阻塞赋值与非阻塞赋值的区别
- parameter与define的区别
- task与function的区别
用verilog实现边沿检测电路：上升沿，下降沿，双沿(上升或下降沿)。
记录一下第2题中用到的工具，包括工具版本，操作步骤或命令选项，遇到的错误，提示信息等。
Verilog没有葵花宝典——day5（时序逻辑）
题目
- dff和latch有什么区别。
- 什么是同步电路和异步电路。
- 什么是setup time和 hold time。
- 设计一个101序列检测器。要画出状态转移图，写verilog，并仿真测试。
Verilog没有葵花宝典——day4（组合逻辑）
题目
- 什么是竞争和冒险？
- 设计一个2-4译码器。
- 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？
- 如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？
- 反相器inv
- 缓冲器buffer
- 两输入与门and2
- 两输入或门or2
- 四输入的mux mux4
- 一位全加器 fa
Verilog没有葵花宝典——day3（标准单元库）
题目
- 了解目录结构：与前端相关的比如文档(doc)，仿真模型(verilog/vhdl)，标准单元库(synopsys/symbols)。
- 阅读文档transition time, propagation delay等参数的定义。
- 阅读文档Power Dissipation/Calculation的描述。
- 阅读文档Delay calculation的描述。
- 提供了哪些类型的cell？
- Verilog文件中包含了哪些信息？
Verilog没有葵花宝典——day2（门电路）
题目
- 画一下电路图：CMOS反相器、与非门、或非门、三态输出门、漏极开路门。
- 解释一下Vih，Vil，Vol，Voh，Vt，Iddq
- CMOS反相器的速度与哪些因素有关？什么是转换时间（transition time）和传播延迟（propagation delay）？
- CMOS反相器的功耗主要包括哪几部分？分别与哪些因素相关？
- 什么是latch-up(闩锁效应)？
- 相同面积的cmos与非门和或非门哪个更快？